5月14日消息，Synopsys最近宣布，已将其DesignWare IP产品组合与台湾半导体制造公司台积电（TSMC）的5nm工艺技术相结合，用于计算SoC。Synopsys与台积电的合作将使两家公司的共同客户将其设计推向极限，同时降低集成风险。据悉，Synopsys的DesignWare IP产品组合包括适用于各种高速协议的接口IP和基础IP。
Synopsys为台积电的5 nm工艺提供了业界最广泛的IP产品组合。
Synopsys与台积电之间的合作已于去年9月宣布。当时，Synopsys的许多设计均已通过台积电（TSMC）的5nm工艺获得了认证。此外，Synopsys的设计工具还通过了台积电（TSMC）的N5P和N6工艺技术认证。
Synopsys的IP加速计划包括一系列支持，包括IP原型套件，例如基于HAPS-70 FPGA的原型平台，其中包括：
DesignWare的接口PHY IP产品组合，包括管芯对管芯、PCIe 5.0、CXL和CCIX、互连和112G / 56G以太网；
高性能存储器接口解决方案IP为DDR5、LPDDR5和HBM2 / 2E；
芯片对芯片PHY具有112G超短距离（USR）和超短距离（XSR）连接性，可实现可靠的链接，从而产生极低的延迟；
基础IP，包括低功耗逻辑库、多端口存储器编译器和TCAM。
DesignWare IP原型开发套件可帮助设计人员在SoC中实现IP
台积电设计基础设施管理部高级总监Suk Lee说：“我们与Synopsys的紧密合作确保了完善的设计流程，可帮助客户满足不断增长的HPC和移动设计复杂性的要求，并实现芯片的成功5纳米工艺的创新。”
据了解，五角大楼目前正在邀请世界最大的晶圆代工厂商和主要的苹果供应商台积电（TSMC）来开设一家美国芯片工厂。台积电（TSMC）的5纳米技术针对高性能计算应用和低功耗要求至关重要的移动应用进行了优化。
Synopsys的IP营销和战略高级副总裁John Koeter表示，他们在台积电5纳米工艺上提供DesignWare IP的举动将帮助两家公司的客户“加快开发高性能计算SoC的新时代”。也许最重要的是，它为客户提供了广泛的支持，从而降低了集成所涉及的风险，并最终使OEM能够更快地将其产品推向市场。
Synopsys长期以来一直是为SoC设计提供经过硅验证的IP解决方案的提供商。为了加快设计过程，包括原型设计、软件开发以及最终将IP集成到SoC中的所有过程，该公司提供了IP软件开发套件，IP原型套件和IP子系统。
台积电5nm制程技术的DesignWare接口和基础IP计划于2020年第二季度末推出。两家公司都希望这一举动能够帮助参与设计和制造用于AI、高云计算或网络和存储应用的SoC的工程师将高质量产品推向市场。
自新型冠状病毒肺炎疫情爆发以来，新利18国际娱乐一直密切关注疫情进展，根据国家及地方政府的最新调控与安排，为更好的服务相关企业，在疫情期间，新利18国际娱乐免费发布企业相关文章，免费成为新利18国际娱乐认证作者，请点击认证，大家同心协力，抗击疫情，为早日打赢这场防控攻坚战贡献自己的一份力量。